為何PCB走線要遵循3W原則？為何是3W？而不是4W、3.5W或者2W？多說概念

為何PCB走線要遵循3W原則？為何是3W？而不是4W、3.5W或者2W？多說概念大家可能也記不清楚，那么就直接用ADS簡單仿真分析下，帶大家看看PCB設計為何要遵循3W原則！

我們首先在ADS原理圖上添加相關仿真控件、50Ohm電阻和微帶線模型等，這里我們以線間距S作為變量，在信號源、層疊結構、傳輸線線寬等參數確定之后，分別仿真遠端串擾（vn）和近端串擾（vf），如下圖1所示。

根據仿真結果可知，在上升時間為0.3ns時，激勵源的幅值為1V，當傳輸線之間的間距為3W時，即近端串擾vn[2,::]和遠端串擾vf[2,::]分別為19mV和57mV，相當于激勵源的1.9%和5.7%。

值得注意的是，這里遠端串擾相對來說稍微有點大，是因為傳輸線的耦合長度為6000mil，這個長度比較長，我們把傳輸線耦合長度降低為3000mil時，再仿真一次，如下圖2所示。

根據仿真結果得知，此時近端串擾vn[2,::]和遠端串擾vf[2,::]分別為19mV和31mV，可以看出，遠端串擾降低了將近一半，此時相當于激勵源的3.1%，基本都能滿足一般設計的要求。這也是為什么很多設計都設定傳輸線與傳輸線的間距至少要保證3W線寬的原因！

總結

3W原則雖然易記，但要強調一點，這個原則成立是有先前條件的。從串擾成因的物理意義考量，要有效防止串擾，該間距與疊層高度、導線線寬相關。3W對高速信號走線可能不夠，如以上實驗可知，3W原則一般是在50歐姆特征阻抗傳輸線條件下成立。

當然，3W原則是指多個高速信號線長距離走線的時候，其間距應該遵循3W原則，例如時鐘線，差分線，視頻、音頻信號線，復位信號線及其他系統關鍵電路需要遵循3W原則，而并不是PCB板上所有的布線都要強制符合3W原則。

3W原則是一種防止串擾的一種方法，該方法僅作為一種參考，并作為理解如何防止串擾的一種啟發。實際PCB設計中，3W原則并不能完全滿足避免串擾的要求，有時候還要進行屏蔽地線包地等處理，以防止串擾的發生。

歡迎關注@工程師小何 ，持續分享硬件、射頻和5G知識！