鎵什么意思？充電器氮化鎵什么意思

鎵什么意思啊？”我迷惑的問道。“我不明白，但是我覺得這個世界上沒有任何一個人可以做到這一點。”他說道。“那你為什么不告訴我呢？”我有些些氣憤的說道，因為我不想讓你擔心，我想讓你安心，他笑了笑說道，你這么智慧，怎么會不明白呢，我說道，那好吧，我不說了，我要睡覺了了。他說道，好，我明白了，然后就掛了電話。

一：氮化鎵什么意思

鎵在第三主族,因此,與鋁相同,所以為鎵２氮３不好意思，我不會輸化學符號．

二：充電器氮化鎵什么意思

這兩款充電器最根本的區別就是前者僅僅合適于小米的手機，而后者它是適配通用手機，也就是說后者的范圍應用的更加廣一些，當然后者的價格更貴，而且后者的體積要比前者更加小一些。

后者的充電器的價格要比前者貴了將近一倍左右。

三：鎵什么意思取名字

【沐】8畫，字意：義利分明，清雅伶俐，雙妻之格，中年勞，晚年吉慶。（水）【瑾】16畫，字意：大智大勇，多才賢能，中年勝利隆昌，學識淵博，出國之字。（火）

四：氧化鎵什么意思

進入了2020年，遵照常規，我們都應當對今年的產業發展有一個猜測。尤其是在“武漢肺炎”這個疫情出來了以后，大家對半導體的2020有了更多的不同觀點。在這篇文章里，我們僅從技術面出發，對2020年的半導體做一個預估，希望這能給你一點啟示。

以下是各個要害詞受

從經濟方面來看，微縮已經明確達到極限！

第一個要害詞就是“微縮的極限”，此處所說的“微縮”指的縮小是硅晶圓（Silicon Wafer）（或者是半導體基板）的表面的平行方向（或者稱為“橫向”）的加工尺寸的意思。假如是MOS管（Transistor）,在縮短（或者說“細化”）柵極（Gate）的同時，也可以縮短nMOS晶體管和pMOS晶體管的距離。假如是平行的電路，就會把電路做得更細、或者縮短電路之間的距離。假如是聯結每層電路的導通孔（Via）的話，需要縮小孔的直徑。

“微縮”的存儲半導體的發展在公元2000年以前是非常活躍的。詳細來說，就是集成電路的工作速度（工作頻率）的提高、集成密度的提高、每個頻率的消耗電力的升高。但是，在2000年-2009年期間，由于漏(Leak)電流的增大，就喪失了“低功耗”的優勢。而且，在2010年-2019年期間，工作速度（工作頻率）沒有出現明顯的提高。這是因為占據集成電路工作速度較大比例的“布線延遲”因素的影響較明顯。微縮雖然提高了晶體管的工作速度、驅動電流，電路的電阻拖了性能提高的后腿。而且，伴著微縮的發展，這一傾向有增無減。

而且，最后提高存儲半導體的集成密度（高密度化）應當會在2020年迎來其極限。所謂“提高集成密度”指的是增加單位面積內晶體管的數量。通過微縮，晶體管變小，同樣面積的硅晶圓（Silicon Die）上搭載的電路規模就會變大。假如是Micro Processor(微處理器)的話，會有以下長處：CPU Core數量增加、內置緩存（Cache）的存儲容量變大、存儲半導體的控制器（Memory Controller）等外置電路得以內置。在2017年-2018年期間，微縮帶來的高密度化為集成電路的大規模化、搭載功能的增加做出了巨大貢獻。

但是時至今日，微縮帶來的工藝成本（Process Cost）的增加也不可忽視。大約在3年前的2016年7月份，在活動“Semicon West”上，Samsung Electronics（三星電子）指出：28nm以后的半導體即使做到微縮，單個晶體管的消費成本無法升高，倒不如說是增加了！

消費技術Node（代）、消費成本每1美金的晶體管數量的推移（左）。Samsung Electronics（三星電子）于2016年7月的“Semicon West”上做的演講。（圖片出自：pc.watch）

如今，最先進的是7nm/10nm，再進行微縮的話，工藝成本（Process Cost）的問題將會非常嚴重。比方說，IMEC在2019年6月國際學會VLSI技術座談會（Symposium）上示意說：7nm代以后，伴著微縮的發展，據猜測，每一代的單個晶圓的工藝成本可以縮減約30%。

消費技術Node（代）、晶圓成本的推移。出自imec于2019年6月國際學會VLSI技術座談會（Symposium）上發布的論文（T15-3）。（圖片出自：pc.watch）

這樣一來，同樣面積的硅晶圓（Silicon Die），即使通過微縮增加了晶體管的數量，消費成本也會相應增加。而且，性能幾乎沒有怎么提高。為了不增加單個硅晶圓的消費成本，就必須要減少硅晶圓的面積。在這里登場的就是“Chiplet（小芯片）”，它由多個性能不同的每一代技術的芯片（Die）構成。也就是盡量把系統匯總到一個硅晶圓上進行搭載，與“SoC (System on a Chip)”完全迥異的辦法！

就“Chiplet（小芯片）”而言，最尖端的工藝（比方說，7nm）僅用來消費能夠提高工作速度、集成密度的電路，而且消費的“硅晶圓”基本都很小，其他的電路由其他更“粗糙”的工藝（比方說，14nm）來消費。此處的“硅晶圓”要比最尖端工藝的晶圓（Die）要大。

利用最尖端的工藝把硅晶圓做到極小的方法，與提高電路的工作速度是一樣的目的。因為與較大的晶圓（Die）相比，電路更短。因為可以進一步升高布線延遲，因此可以提高工作頻率、升高電路容量，最后達到升高功耗的效果。

高密度化的“王牌”——3D集成化

接下來的要害詞是“3D集成化”。

在半導體行業，說起“3D集成化”，曾經指的是“堆疊硅晶圓技術”。如今，硅晶圓的堆疊技術被用在半導體模塊（Module）、Multi-Chip-Package（多芯片封裝）等方面。可以說是硅晶圓級別、或者芯片級別的3D集成化。

本文中所說的“3D集成化”與以上提到的完全不同。詳細來說，就是構成硅晶圓的內部和CMOS電路的晶體管的3D集成化。簡而言之，就是把構成CMOS電路的nMOS晶體管和pMOS晶體管“3D堆疊化”。比方說，在nMOS晶體管的正上方形成pMOS晶體管，并用電將二者聯結。這種晶體管構造被稱為“CFET(Complementary FET)”，此外，消費CFET的技術被稱為“3DSI(3D Sequential Integration)”。

Intel于2019年12月在國際學會IEDM上宣布的晶體管的技術發展藍圖（Road Map）（論文序號：1.1）。未來，將會繼承推進晶體管的3D集成化（晶體管的3D堆疊化）。（圖片出自：pc.watch）

直到最近，在半導體元件技術的研究開發業界（Community），3DSI技術仍然沒有被認為是未來的有力后補技術。晶體管技術從FinFET發展到Nano-wire（納米線）、Nano-sheet FET，預計未來將會是縮短nMOS晶體管和pMOS晶體管之間間隔的構造（Fork-sheet）。

時至今日，3DSI技術普遍被人們認為是未來的有力后補技術。如上文所述，從經濟方面來看，微縮已經明顯達到了極限——普遍認為這是3DSI技術成為有力后補的主要原因。不依賴微縮，那么就需要強化削減硅面積的技術。說到底，其要害還是3DSI技術！使用3DSI技術形成CFET電路的話，理論上講，可以用一半面積的硅來做成同樣規模的電路，工藝雖然復雜，整體上可以升高硅晶圓（Silicon Die）的消費成本。

使用CFET構成3 Track Standard Cell(3軌道標準單元)的斷面圖（左）、與FinFET相比較的布局(Layout)（右）。從布局上看，上面是AOI(AND OR INVERT)211 Gate、下面是Flip-flop。左邊的布局圖上看，左邊是6Track的FinFET電路，右邊是3Track 的CFET電路。與FinFET相比，CFET電路的Standard Cell，只需要一半面積的硅。也就是說，就CFET的Standard Cell而言，電源電路被埋在了基板中。出自以imec為中央的研究小組于2018年6月在國際學會VLS技術座談會（Symposium） 上發表的論文（T13-3）。（圖片出自：pc.watch）

混亂的3nm代及后續的晶體管技術

第三個要害詞是“3nm及后續的晶體管技術”，它與前面兩個要害詞——“微縮的極限”、“3D集成化”有緊密的關系。

大約在3-4年前，也就是在7nm之前，大規模的Logic Transistor（邏輯晶體管）構造都運用的FinFET技術；5nm以后，大概會運用Nano-wire（納米線）、Nano-sheet FET技術。但是，實際上，據說使用FinFET技術的5nm邏輯半導體會在今年（2020年）量產。

那么，3nm的邏輯半導體會被什么樣的晶體管運用呢？現在許多后補技術都是一片混亂，主要有改良版的FinFET、Nano-sheet FET、Fork-sheet FET、CFET等。

3nm以后的晶體管技術（斷面構造圖）的挑選項，上面3個是FinFET、下面從左邊開始：Nano-sheet FET、Fork-sheet FET、CFET。出自imec于2019年12月在國際學會IEDM上發表的論文（29.4）。（圖片出自：pc.watch）

這里需要注重的是Standard Cell（邏輯半導體的基本電路）到底能小到什么程度，其實晶體管本身并不是那么重要。把Standard Cell（標準單元）的尺寸做到極小，就需要提高邏輯半導體電路的密度。之前，是微縮推動了高密度化的發展。最近，升高單元的高度（Cell Height：CH）成了推動高密度化發展的助力。

關于晶體管的構造，未來，也會改成升高晶體管單元（Transistor Cell）高度的構造，而不再運用縮小晶體管本身的構造。可以說CFET是終極的辦法——把單元的高度升高一半。即使CFET不是終極辦法，但是幾乎可以確定的是把單元的高度縮短一個Track的辦法（減少fin的數量、嵌入電源線，即BPR：Buried Power Rail）在不久的將來一定會被導入。也就是說，所謂Track指的是：以把Standard Cell（標準單元）左右橫切的金屬配線的數量來定義單元（Cell）的高度，并以此為標準，比方說，假如是6Track（6T）的話，就是6根金屬配線的高度。

Standard Cell(標準單元)的微縮藍圖（Road Map）。金屬配線Pitch（MP）、Fin Picth（FP）、Contact Gate（Polysilicon，多晶硅）Pitch（CPP和CGP）、單元高度（CH）的推移及未來猜測表。出自imec于2019年12月在國際學會IEDM上發表的論文（36.5）。（圖片出自：pc.watch）

利用EUV光刻使微縮達到2nm

第四個要害詞是半導體尺寸加工達到微縮的王牌——“EUV Lithography (極紫外光刻)”。去年（2019年）10月7日，大型半導體制造企業TSMC宣布說，已經把EUV Lithography (極紫外光刻)技術應用在7nm邏輯半導體的量產消費中。此外，據說Samsung Electronics也已經開始進行試驗性消費。并且，SK Hynix、Intel也在討論量產工夫。

把EUV Lithography (極紫外光刻)導入到邏輯半導體的量產中，意味著把微縮應用到7nm及后續制程已經開始就緒了。假如技術研發順利進行的話，2020年就可以量產5nm，2022年-2023年就可以開始量產3nm。此外，可以猜測的是EUV Lithography (極紫外光刻)也可以應用于2nm制程上。

邏輯半導體的技術Node、對應的EUV Lithography (極紫外光刻)技術的藍圖（Road Map）。（圖片出自：pc.watch）

不算初期費用（EUV Lithography裝備、光掩膜Mask等的導入成本），與ArF浸液Multi-patterning相比，導入EUV Lithography (極紫外光刻)的制程的成本（每一層的成本）更低。EUV曝光裝備廠家ASML示意，與ArF浸液Multi-patterning相比，與每一層的制程成本可以升高約50%以至更多。

人工智能硬件的研究潮流會持續到什么時分？

第五個要害詞是“AI Hardware（人工智能硬件）”，在半導體的研發中，AI Hardware（人工智能硬件）正在成為一種新的潮流。從入選國際學會VLSI座談會（Symposium）的論文數量來看，2010年-2015年，AI Hardware（人工智能硬件）相關論文所占據的比例為還不及2%。2016年為2.75%，2017年增加至4.47%。2018年驟增至11.73%，2019年雖然與2018年幾乎持平，也達到了12.64%。也就是說，入選VLSI的論文的1/8都是與AI Hardware（人工智能硬件）相關的。

VLSI座談會（Symposium）的人工智能（AI）相關的論文的數量的推移

2010年-2019年VLSI座談會（Symposium）演出講的論文（入選論文）的總數（包括技術座談會、電路座談會）、AI Hardware（人工智能硬件）相關的演講論文數量、AI Hardware（人工智能硬件）占整體演講論文數量的比例。筆者計算VLSI座談會論文集中論文的數量、并制作了此圖，上圖中的論文數量都不包括“邀請演講的論文”。（圖片出自：pc.watch）

可以說，在2015年-2019年期間，信息處理研究開發領域中發生的人工智能（AI）、研發大潮、深度學習（Deep Learning）技術的勝利也波及到了半導體研發領域。2016年，關于深度學習的硬件的研究成果首次進入VLSI座談會（Symposium）。

但是，此時我們還不能確定AI Hardware（人工智能硬件）的研發大潮未來還會持續到什么時分？根本的問題是AI Hardware（人工智能硬件）沒有明確的評價基準，如今，研究論文中運用的有2個評價軸，其一、根據功耗來計算演算性能（TOPS/W）；其二、運用人工智能的Data Set（數據集），測定其推論的正確性。數據集有用于辨認手寫數字的、有用于人臉辨認的、有用于辨認物體的、有用于辨認聲響的、有用于辨認生物體信號的等。

僅用這兩個指標，其適用性到底能達到什么程度，很難判定！此外，也很難判定硬件（Hardware）的優劣，AI Hardware（人工智能硬件）的研發人員也已經意識到這一點，且正在刻苦解決。

比起容量的擴大，3D NAND閃存更優先削減成本

第六個要害詞是“3D NAND閃存（Flash Memory）”，提高“3D NAND閃存（Flash Memory，以下簡稱為“3D NAND閃存”）”存儲密度的工作還沒有停止，以至在加速研發。

要提高3D NAND閃存的存儲密度的最大的原因是“多層化”，通過增加字線（Word Line）的堆疊數，增加單個硅晶圓上的Memory Cell（存儲單元）的數量，這就像假如建設一棟超級高的酒店，那么單位土地面積上的房間的數量也就增加了。3D NAND閃存增加的不是“樓層數”，而是堆疊數，從32層到48層，又急速增加到64層！最新的量產芯片（Silicon Die）以至超過了90層，達到了92層-96層。

3D NAND閃存的正式量產始于2016年前后，很明顯，堆疊數的增加與存儲容量的擴大有直接關系。硅晶圓（Silicon Die）的最大存儲容量為如下：32層的為128Gbit、48層的為256Gbit、64層的為512Gbit、96層的為1Tbit～1.33Tbit！但是，在量產方面，所謂的“多層化”并不是單純地擴大存儲容量，而是要削減硅晶圓（Silicon Die）的面積，換句話說，要削減消費成本！究竟消費大容量產品的機會是非常少的。

Intel于2019年9月26日在活動“Intel Memory & Storage Day”上宣布的3D NAND閃存的最新裸片（Die），字線（Word Line）的堆疊數盡管高達96，存儲容量卻只有512Gbit（多值存儲方式為TLC方式）。可以看出，硅晶圓（Silicon Die）的面積為84平方mm，且優先把面積縮小。（圖片出自：pc.watch）

在TLC方式下，64層的3D NAND閃存的最大容量為512Gbit；QLC方式下，最大容量為1Tbit(1,024Gbit)。但是，在量產的工廠里，最大存儲容量十分小：TLC方式下為256Gbit、QLC方式下為512Gbit。而且，在QLC方式下，96層的3D NAND閃存的最大容量可以達到1.33Tbit。但是，在量產工廠里，TLC方式下，96層的3D NAND閃存最大容量為256Gbit～512Gbit，QLC方式下為512Gbit～1Tbit。

乍一看很怪異，即便完成了“多層化”，在量產工廠的存儲容量好像沒有什么變化。這是因為優先削減硅晶圓的面積、升高了消費成本。原因起于人們施加給3D NAND閃存的降價壓力。以存儲容量為單位，升高消費成本的要求約為30%-35%。假設為30%，2年之內價格就會升高50%。為了滿意這一要求，不得不優先削減硅晶圓的面積。

一躍成為存儲半導體“主角的”SSD

3D NAND閃存的成本、價格的下降促使了SSD單位存儲容量的價格下跌、出貨數量的增加。于是，第七個要害詞為“SSD”。

以存儲容量為單位，來看平均單價，SSD要比HDD高。盡管如此，SSD的出貨數量卻在不斷增加，HDD的出貨數量卻在不斷減少。雖然下面的數字輕微有點舊，據推測，前年（2018年）的SSD的年度出貨數量（全球市場）與2017年相比，增加了約39%，增至約1億7,000萬個，每GB的單價約為23.8美分（約人民幣1.67元）。

相對地，2018年的HDD的年度出貨數量與2017年相比，減少了約7%，減少至約3億7,500萬個，每GB的單價約低至2.9美分（約人民幣0.20元）！從金額來看，與2017年相比，SSD的2018年銷售金額約增加了30%，增至194億美元（約人民幣1,356.06億元），HHD增加約0.8%，增至約247億美元(約人民幣1,726.53億元)。

當前，SSD的出貨數量、HDD的出貨數量都在持續增加。去年（2019年）二者的市場規模幾乎持平，據猜測，今年（2020年）SSD的出貨數量將會超過HDD，且21世紀20年代的存儲的主角將會是SSD。

Western Digital(WD,西部數據)于2019年12月宣布的支持NVMe的M.2 SSD——“WD Blue SN550 NVMe SSD”。存儲容量為250GB/500GB/1TB。筆者在Amazon上調查的價格為：5,980日元（約人民幣358.8元）/8,480日元(約人民幣508.8元)/14,480日元（約人民幣868.8元）(2020年1月31日工夫點)。僅供參考，存儲容量為1TB的2.5inch的HDD“WD Blue”在Amazon上的銷售價格為5,381日元（約人民幣322.86元）（2020年1月31日工夫點）（圖片出自：pc.watch）

“嵌入式”開始“浸透”到新一代非揮發性存儲半導體中

接下來的要害詞是“新一代非揮發性存儲半導體（NG-NVM : Next Generation Non-Volatile Memory）”。如筆者在2018年2月份發表的文中提到的一樣，NG-NVM（新一代非揮發性存儲半導體）有第一代和第二代。那么這里又說“新一代”，還有“第一代和第二代”，名字比較怪異，之所以這樣叫是為了更好地解釋。請大家諒解。

首先，所謂的第一代指的是以下三種：“相變存儲器（PCM，Phase Change Memory）”、“磁性隨機存儲器（MRAM）”、“可變電阻式存儲器（ReRAM）”。這3種存儲半導體的研發歷史比較長，超過了20年。每個都是作為單體存儲半導體而消費的，MRAM和ReRAM現在市場上還有銷售，但是，市場規模很小，可以說是“利基（Niche）市場”。

最近的大家比較

據說有企業正在研發推進用“嵌入式ReRAM”、“嵌入式PCM”代替“微控制器內埋式閃存”，松下于2013年7月開始量產“嵌入式ReRAM”（8bit 微控制器）。STMicroelectronics 于2018年12月試做了32bit 微控制器，并開始出貨測試版的“嵌入式PCM”樣品。

接下來是第二代，進入2010年以來，非揮發性存儲半導體引起了人們的

“3D XPoint Memory”的優勢在于其特Memory Cell Array（存儲單元陣列）采取了被稱為“Cross Point（交叉開關矩陣）”或者“Cross Bar”的構造。其結構（Architecture）如下：在2個平行線群（Word line 和Bit Line）相交叉的地方，配置縱型的Memory Cell（存儲單元）。作為平面的Memory Cell Array（存儲單元陣列），可以進一步提高單元的密度。

把Cell Array（單元陣列）進行堆疊、并3D化，就會成為被稱為“3D Cross Point（3D交叉開關矩陣）”或者“3D Cross Bar”的高密度存儲半導體。在Intel量產的Optane存儲器中，通過堆疊2層64Gbit的Cell Array（單元陣列），獲得了128Gbit的大容量存儲器。

當然，其他競爭對手也在著手開發“3D Cross Point（3D交叉開關矩陣）”。此外，Intel和Micron正在研發把64Gbit的增加至4層、記憶容量達到256Gbit的第二代Optane存儲器。

新一代非揮發性存儲半導體（NG-NVM）的概要，筆者匯總了研發的進展狀況。（圖片出自：pc.watch）

功率半導體元件（Power Device）——日本半導廠商在世界上活躍的元件

第九個要害詞是“功率半導體”。在全球半導體產業中，功率半導體元件是日本企業發展的為數不多的、較好的元件。

長工夫以來，Si（硅，Silicon）都是功率半導體元件的“主角”。通過改良硅元件（Silicon Device）的構造，提高半導體的性能。但是，最近正在開發從理論上來看性能超過硅的化合物半導體功率元件，實際產品也比硅制產品具有較高的性能。其代表就是碳化硅(SiC)、氮化鎵（GaN）。

SiC已經開始應用于Schottky Barrier Diode（SBD, 肖特基二極管）、Power MOS FET（電力場效應晶體管），兼具大電流、高耐壓的優勢，可以把硅制pin 二極管更換為SiC的SBD、把硅制IGBT更換為SiC的Power MOS FET（電力場效應晶體管）。這樣的話，電力損耗就會升高。

GaN已經開始被應用于高電子遷移率晶體管（HEMT: High Electron Mobility Transistor），雖然工作速度很高，與SiC相比，耐壓和電流容量卻更低。正在通過替換硅制高速、高周波Power MOS FET（電力場效應晶體管）而推進其普及。與SiC一樣，通過替換，達到升高電力損耗的效果。

功率半導體材料、元件的特性比較。理論上，碳化硅（SiC）和氮化鎵（GaN）、氧化鎵（Ga2O3）的功率元件都比硅（Si）具有較好的性能。（圖片出自：pc.watch）

另外，最近，作為第三大、用于功率元件的化合物半導體材料——氧化鎵（Ga2O3）飛快受到人們的

緩慢恢復的半導體市場

最后一個要害詞是“半導體市場的恢復”！盡人皆知，自2018年秋季開始，半導體市場開始步入低迷時代，從業界團體、市場調查公司宣布的數據來看，去年（2019年）的全球半導體市場的增長率為-12%，可謂是一落千丈！與此相對，今年（2020年）的預計增長率為6%。

WSTS在2019年12月3日宣布說，2020年的全球半導體市場將會比2019年增加5.9%，增至4,330億美元（約人民幣29,887億美元），按照產品來分，其明細如下：模仿（Analog，混合信號mixed-signal與Power）同比增加5.3%，Micro（Micro-processor和Micro Controller，DSP）同比增加4.9%，Logic（特別用途IC、ASIC、FPGA）同比增加6.5%，存儲半導體同比增加4.1%。邏輯半導體的增長率輕微高一些。

從應用領域來看，拉動半導體需求增長的是第五代（5G）移動通信系統、PC。2020年開始，日本也會開始5G通信系統的應用服務。因此猜測，邏輯半導體和存儲半導體的需求會增加，由于“Windows 7”服務的終止（2020年1月14日），因此期待PC的更換需求會有增加。

全球半導體市場的月度比較和上年同月比較的推移

全球半導體的銷售額（過去三個月為移動平均值）的月度比較、上年同月比較值的推移，筆者根據WSTS宣布的數據制作了此圖。（圖片出自：pc.watch）

中美貿易摩擦是令人擔憂的要害因素，最近，新型冠狀肺炎也成為了令人擔憂的因素，使未來更加不透明，那么2020年畢竟會怎么樣呢？我們拭目以待。

原文鏈接：

https://pc.watch.impress.co.jp/docs/column/semicon/1232236.html

https://pc.watch.impress.co.jp/docs/column/semicon/1232839.html

*免責申明：本文由

今天是《半導體行業看見》為您分享的第2212期內容，歡迎